Rangkaian Flip Flop

RS FLIP FLOP

    RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan / masukan yaitu R dan S.  R artinya "RESET" dan S artinya "SET".  Flip-flop yang satu ini mempunyai 2 keluaran / outputyaitu Q dan Q

                                          

                                               
                                           Tabel kebenaran RS FLIP FLOP :

CRS FLIP FLOP

 Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. 

   

                                                 Tabel kebenaran CRS Flip Flop :

 D FLIP FLOP 

 Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop. 

                                                      Tabel kebenaran D Flip Flop :
                                                       

                                                 
JK FLIP FLOP
 JK flip-flop tidak mempunyai banyak perbedaan dengan RS flip-flop, tetapi suatu keunggulan dari JK flip-flop yang tidak dimiliki flip-flop lain adalah mempunyai kondisi toogle. Toogle adalah suatu kondisi dimana ketika input dari J dan K keduanya bernilai “1”, maka outputnya akan berganti-ganti “0” dan “1” setiap transisi kondisi clocknya.

                                                     Tabel kebenaran JK Flip Flop :

                                                



T FLIP FLOP
 T Flip-flop merupakan rangkaian flip-flop yang telah di buat  dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.

                                                Tabel kebenaran T Flip Flop :